# (54) APPARATUS FOR DETECTING PREMONITORY DIELECTRIC BREAKDOWN

(11) 1-110272 (A)

(43) 26.4.1989 (19) JP


(21) Appl. No. 62-269105 (22) 23.10.1987

(71) MITSUBISHI CABLE IND LTD (72) EIJI IRI(2)

(51) Int. Cl. G01R31/12

PURPOSE: To detect the premonitor of dielectric breakdown by always monitoring a premonitory dielectric breakdown avalanche phenomenon, by detecting premonitory dielectric breakdown on the basis of the output signal of the ultrasonic sensor arranged at a place where dielectric breakdown must be detected.

CONSTITUTION: A cylindrical sensor mount jig 2 can be simply attached to and detached from a power cable 1 by dividing mount jig half bodies 2a, 2b by the detachment of connection bolts 2e, 2e. A large number of ultrasonic sensors 3a, 3b, 3c are arranged to the sensor mount jig 2 so as to be inserted therethrough and the outputs thereof are inputted to a measuring device main body 6 through measuring cables 5. When an ultrasonic signal exceeds a set threshold value level, the premonitory dielectric breakdown detection signal of the time width thereof is transmitted to a master station 9 through a child station 7 and a signal transmitting line 8. By reading a detection signal and the code signal of the ultrasonic sensor by a computer 10, the premonitory dielectric breakdown phenomenon of the power cable 1 at a specific position can be known.



a: memory, b: interface

(54) TEST CIRCUIT

(11) 1-110274 (A)

(43) 26.4.1989 (19) JP


(21) Appl. No. 62-267696 (22) 23.10.1987

(71) SONY CORP (72) TAKASHI ONODERA(1)

(51) Int. Cl. G01R31/28,H03K19/00

PURPOSE: To easily test a block to be tested and the peripheral block by a reduced number of addition circuits without generating the mutual effect between said blocks, by supplying input and output signals to a plurality of three-port type FFs constituting a shift register.

CONSTITUTION: A shift register 100 is constituted of eight three-port type FFs 101-108 and the output of the circuit block 10A of a front stage is connected to a circuit block 10X difficult in the setting of inherent test data and further connected to the FFs 101-108 of the shift registers 100 through bypasses 110. The output of the circuit block 10X is connected to the respective FFs 101-108. Further, the shift register 100 is connected to the shift registers 80A, 80D of front and rear stages by scanning paths 96, 97. By this constitution, the input and output data of the circuit block 10X of a ROM can be easily observed.



10C: circuit block

(54) MACHINE FOR ADJUSTING ELECTRIC CIRCUIT BOARD

(11) 1-110276 (A)

(43) 26.4.1989 (19) JP


(21) Appl. No. 62-266451 (22) 23.10.1987

(71) JAPAN ELECTRON CONTROL SYST CO LTD (72) YASUO MORITA

(51) Int. Cl<sup>4</sup>. G01R31/28

PURPOSE: To shorten an adjusting time, by calculating the resistance value of a circuit to be adjusted by an automatic variable resistor and investigating the relation between the calculated value and the set value of the resistance value of an adjusting fixed resistor inserted corresponding to said resistance value to learn and correct irregularity.

CONSTITUTION: After an automatic variable resistor 20 is connected between the terminals A, B of a circuit 10 to be adjusted, the resistance value of the automatic variable resistor 20 is set  $t = R_1(1+S)$  on the basis of the set value  $(R_1)$  and shift width (S) of an adjusting fixed resistor stored at the previous time. The variable resistance value is changed by  $\Delta R_1(1+S)$  to perform adjustment and the fixed resistor having the set value  $R_1$  as a prescribed value is selected to be inserted in an adjusting circuit. When an input/output characteristic does not reach an objective value in said fixed resistor, the shift width (S) is changed on the basis of a shift tendency to again perform adjustment. By this method, in the adjusting work of the same kind, an irregularity tendency is learnt by the adjustment of the previous product to perform correction and the enhancement of the efficiency of adjusting work is achieved.



# ⑩日本国特許庁(JP)

⑩特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 平1-110274

@Int\_Cl\_4

識別記号

庁内整理番号

母公開 平成1年(1989)4月26日

G 01 R 31/28 H 03 K 19/00

G-6912-2G B - 8326 - 5J

審査請求 未請求 発明の数 1 (全7頁)

69発明の名称 試験回路

> ②符 頣 昭62-267696

20世 願 昭62(1987)10月23日

切発 明 者 小野寺 岳志

東京都品川区北品川6丁目7番35号 ソニー株式会社内

砂発 明 者 清 水 目 和年 ソニー株式会社 の出 頭 人

東京都品川区北品川6丁目7番35号 ソニー株式会社内 東京都品川区北品川6丁目7番35号

砂代 理 人 弁理士 伊藤 貞

外1名

発明の名称 战段回路

#### 特許情求の疑照

複数の入力端子及び出力端子を育する回路プロ ックに対し、

それぞれ第1、第2及び第3のデータ入力以子 と第1、第2及び第3のクロック嫡子とを育する 複数の3ポート型フリップフロップを配し、

前段のフリップフロップの出力嫡子を次段のフ リップフロップの第1のデータ入力値子に接続し、 上記国路ブロックの各入力端子を上記各フリッ プフロップの第2のデータ入力億子に接続し、

上記目路ブロックの各出力嫡子を上記各フリッ プフロップの第3のデータ入力端子に接続し、

上配各フリップフロップの 第1、第2及び第 3のクロック嫡子に選択的にクロックを供給する ことにより、上記回路プロックの入力信号及び出 力信号を上記複数のフリップフロップの最終段の 出力組子より得るようにしたことを特徴とする試 较回路。

1 .

#### 発明の詳細な説明

(産業上の利用分野)

本発明はLSIに好道な試験回路に関する。

#### (発明の概要)

本発明は、シフトレジスタを構成する複数の 3 ポート型フリップフロップの各第2及び第3のデ - 夕入力端子に、LSIに搭載された被試験回路 ブロックの入力信号及び出力信号をそれぞれ供給 することにより、付加回路を少なくして、被試験 国路プロック及び周辺回路プロックを、相互に影 響なく、容易に試験することのできる試験回路で ある.

#### (従来の技術)

大規模集積回路(LSI)では、多数の単位回 路が同一チップ上に搭載されているため、その良 否を判定するための試験が難しくなる。

そこで、LSIの内部を複数の回路ブロックに 分割し、各ブロックごとの入出力信号を外部から 役定・観測することにより、LSI全体の試験を 効率的に行なうブロック・アイソレーション法が 提案されている。このブロック・アイソレーショ ン法には、LSI内部にセレクタを付加するもの、 或はスキャンパスを付加するものがある。

セレクタによるブロック・アイソレーション法では、第3図に示すように、試験される回路ブロック(10)の入力例にセレクタ(21)~(28)が設けられ、図示を省略した他の回路ブロックから入力場子(31)~(38)を介して供給される、例えば8ビットの通常入力データA。~A・と、テスト入力場子(41)~(48)を介して供給される、例えば8ビットの個有テストデータT。~T・とが、場子(29)からのブロック選択信号に基いて、セレクタ(21)~(28)により選択されて回路プロック(10)に供給される。

回路ブロック (10) の個有テストデータT。~ T・に対応する出力データは、アンドゲート (51) ~ (58) と、図示を省略した他の回路ブロックか らの出力データが供給されるオアゲート (61) ~ (68) とを介して、出力帽子 (71) ~ (78) に導出される。この出力データが所定のデータパターンと比較されて、被試験団路ブロック (10) の良否が判定される。

スキャンパスによるブロック・アイソレーション法では、第4図に示すように、試験される複数 (例えば3個)の回路ブロック(10A), (10B), (10C)の人力倒にそれぞれシフトレジスタ (80A), (80C)が設けられると共に、回路ブロック (10C)の出力側にシフトレジスタ (80A) は、例えば本出頭人による特闘昭 61 - 58931号に記載されたような、2ポート型フリップフロップ (81A) ~ (88A)により構成される。他のシフトレジスタ (80B), (80C), (80D) も 同様に構成される。

ノーマルモードでは、図示を省略したシステム クロックが各シフトレジスタ (80A) ~ (80D) に供給されて、入力嫡子 (3I) ~ (3B) からの選 常入力データ A o ~ A  $\tau$  が、シフトレジスタ (80A)

3

の各フリップフロップ (81A) ~ (88A) を介して、回路ブロック (10A) に供給され、この回路ブロック (10A) の出力が、シフトレジスタ (80B) の各フリップフロップ (81B) ~ (88B) を介して、回路ブロック (10B) に供給される。以下同様にして、国路ブロック (10C) の出力がシフトレジスタ (80D) を介して、出力喝子 (71) ~ (78) に導出される。

テストモードでは、図示を省略したテストクロクが各シフトレジスタ(80A) ~ (80D) に供給されて、テスト入力・イクリンスタ(80A) に供給された直列のテストデータTDは、スキャンパス(92)、(93)及び(94)によって頂次直列に接続されたシフトレジスタ(80B)、(80C)、(80D)を経て、出力・例子(95)に導出される。

これにより、各回路ブロック (10A) ~ (10C) の入出力個号を外部から設定・観測することができて、被試験回路ブロックの良否を判定することができる。

4

#### (発明が解決しようとする問題点)

ところが、セレクタによるブロック・アイソレーション法では、配線量が多いという問題があると共に、被試験回路ブロックの入出力信号の数が LSIの端子数よりも多い場合には適用すること ができないという問題があった。

また、スキャンパスによるプロック・アイソレーション法では、各回路プロックの前後に付加すべきシフトレジスタの回路規模が大きくなって、ハードウエア量が多いという問題があった。

かかる点に纏み、本発明の目的は、少ない付加 国路によって、当該及び期辺の団路ブロックを相 互に影響なく容易に試験することのできる試験回 路を提供するところにある。

## (問題点を解決するための手段)

本発明は、複数の入力領子及び出力組子を有する関路ブロック(10x)に対し、それぞれ第1、 第2及び第3のデータ入力組子D:, D:及び D:と第1、第2及び第3のクロック組子CK:,

CKz及びCKョとを有する複数の3ポート型フ リップフロップ (101) ~ (108) を配し、前段 のフリップフロップの出力値子を次段のフリップ フロップの第1のデータ入力端子に接続し、国路 ブロックの各入力端子を各フリップフロップの第 2のデータ入力端子に接続し、回路ブロックの各 出力端子を各フリップフロップの第3のデータ入 力端子に接続し、各フリップフロップの第1、第 2及び第3のクロック過子に選択的にクロックを 供給することにより、国路ブロックの入力信号及 び出力信号を複数のフリップフロップの最終度の 出力帽子より得るようにした試験回路である。

#### (作用)

かかる構成によれば、少ない付加回路を用いて、 被試験回路ブロック及び周辺回路ブロックを、相 互に影響なく、容易に試験することができる。

### (実施例)

以下、第1 図及び第2 図を参照しながら、木桑

7

後段のシフトレジスタ (80A) 及び (80D) と電 列に接続される。その余の構成は前出第4 図と同

シフトレジスタ (100) の酔細構成を第2図に 示す。第2回において、3ポート型フリップフロ ップ (101) ~ (108) はそれぞれ第1、第2及 び第3のデータ入力端子Di, Da及びDaと第 1、第2及び第3のクロック嫡子CK』、CK』 及びCK」とを有する。

初段のフリップフロップ(101 )の出力端子Q -が次段のフリップフロップ (102) の第1のデー タ入力嶋子Dェに接続され、以下同様にして、前 段のフリップフロップの出力端子が最終段のフリ ップフロップ (108) の第1のデータ入力端子D: に接続される。

回路ブロック (10x) の各入力データが、パイ パス(110) (第1図参照) に接続された協子 (111) ~ (118) から各フリップフロップ (101) ~(108)の第2のデータ入力端子D2にそれぞ れ供給され、回路ブロック (1CX) の各出力デー

明による試験回路の一実施例について説明する。 本発明の一実施例の構成を第1例に示す。この 第1週において、前出男4図に対応する部分には

同一の符号を付して重複説明を省略する。

第1週において、(100) はシフトレジスタで .あって、後述のように、複数(例えば8個)の3 ポート型フリップフロップ(101 )~(108 )か ら構成される。

前段の回路ブロック (10A) からの通常入力デ ータが、例えばROMのように、個有テストデー タの設定が困難な匪路プロック (10x) に供給さ れると共に、パイパス (110) を介して、シフト レジスタ(100 )のフリップフロップ(101 )~ (108) にそれぞれ供給される。また、このフリ ップフロップ (101) ~ (108) には、テストの 困難な回路ブロック (10%) の出力データがそれ ぞれ供給され、各フリップフロップ(101) ~ (108) の出力データが後段の国路ブロック (10C) に供給される。更に、シフトレジスタ(100) は スキャンパス (96) 及び (97) によって前段及び

Я

タX。~X·が蝎子(121)~(128)から各フ リップフロップ (101) ~ (108) の第3のデー タ入力端子 D x にそれぞれ供給される。各フリッ プフロップ (101) ~ (108) の出力データがそ れぞれ端子 (131 ) ~ (138 ) から後段の国路ブ ロック (10C) に供給される。

各フリップフロップ (101) ~ (108) の第1、 第2及び第3のクロック帽子CKi, CK2及び CK」には、それぞれ共通に婚子(141 )。(142 ) 及び(143) からのスキャンクロックSCK、テ ストクロック\_TCK及びノーマル (システム) ク ロックNCKの3種のクロックが供給される。

値子(191 )及び(192 )はそれぞれスキャン パス (96) 及び (97) (第1図参照) に接続され、 嫡子(191 )が初段のフリップフロップ(101) の第1の入力増子Diに接続されると共に、増子 (192) が終設のフリップフロップ (108) の出 力端子に接続される。

前述のように、例えばROMのような被試験図 路ブロック (10X) は、後段の回路ブロック (10C) の個有テストデータの設定が困難である。 しかしながら、その通常入力データは比較的容易に設定することができる。

本発明はこの点に着目してなされたものであって、その一実施例の動作は次のとおりである。

スキャンモードでは、 64 子 (141) からのスキャンクロックSCKがそれぞれの第1のクロック 64 子 C K 1 に共通に供給されて、フリップフロップ (101) ~ (108) は、それぞれ第1の入力 64 子 D 1 に供給されるデータに対する D フリップフロップとして動作する。これにより、フリップフロップ (101) ~ (108) がシフトレジスタ接続となり、入力・64 子 (191) からのデータが各フリップフロップ (101) ~ (108) を転送され、出力・64 円 192) から取り出される。

従って、スキャンモードでは、嫡子 (191 ) から各フリップフロップ (101 ) ~ (108 ) の値を任意に投定することができると共に、それぞれの値を嫡子 (192 ) から観測することができる。

テストモードでは、嫡子(142) からのテスト

クロックTCKがそれぞれの第2のクロック蝸子 CK: に共選に供給されて、フリップフロップ (101) ~ (108) は、それぞれ第2の入力蝸子 D: に供給されるデータに対するDフリップフロ ップとして動作する。これにより、フリップフロ ップ (101) ~ (108) には蝸子 (111) ~ (118) から回路ブロック (10X) の入力データA。 ~ A: が取り込まれる。

しかる後、スキャンモードに切り換えれば、嶋子 (192) から回路ブロック (10%) の入力データA。~A・を観測することができる。

ノーマルモードでは、端子(143) からのシステムクロックNCKがそれぞれの第3のクロック 端子CK3 に共遷に供給されて、フリップフロップ (101) ~ (108) は、それぞれ第3の入力端子D3に供給されるデータに対するDフリップフロップとして動作する。これにより、フリップフロップ (101) ~ (108) には端子 (121) ~ (128) から回路プロック (10X) の出力データX。~ X 、が取り込まれる。

1 1

しかる後、スキャンモードに切り換えれば、蝸子 (192) から回路ブロック (10X) の出力データ X。 ~ X \* を観測することができる。

即ち、本実施例においては、1組のシフトレジスタ(100)の3ポート型フリップフロップ
(101)~(108)をスキャンモード、テストモード及びノーマルモードに適望換えることにより、従来の2ポート型フリップフロップから成るシフトレジスタの2組よりも付加回路の規模を小さくしなから、回路ブロック(10x)のテスト信号としての各フリップフロップ(101)~(108)の由力信号の設定とを外部からに行なうことができて、当該回路プロック(10x)及び周辺四路プロック(10c)の試験を、相互に影響されることなく、容易に行なうことができる。

#### (発明の効果)

以上群述のように、本発明によれば、シフトレ ジスタを構成する複数の 3 ポート型フリップスロ 1 2


ップの各第2及び第3のデータ入力嶋子に、LSI に搭載された被試験回路プロックの入力信号及び 出力信号をそれぞれ供給するようにしたので、付 加回路を少なくしなから、被試験関路プロック及 び周辺回路ブロックを、相互に影響なく、容易に 試験することのできる試験回路が得られる。


#### 図面の簡単な説明

第1図は本発明による試験図路の一実施例の様成を示すブロック図、第2図は本発明の一実施例の要部の構成を示すブロック図、第3図は従来の試験回路の構成例を示すプロック図、第4図は従来の試験回路の他の構成例を示すブロック図である。


(10), (10A), (10B), (10C), (10X) は回路プロック、(101)~(10B) は 3ポート型フリップフロップ、Di, Di, Di, は第1、第2、第3のデータ入力婦子、CKi, は第1、第2、第3のクロック入力婚子である。

-422-





-実施例の要部 第 2 図



従来例 第3図

